1. 서 론

현재 대부분의 메모리용 반도체의 전자 패키지는 조립과정에서 이질적인 재료들의 기계적 결합을 위해 접착제를 사용하는 경우가 많다^[1-^9]. 이러한 접착제는 간편한 조립의 이점과 빠른 공정 효율성의 장점으로 인해 보편적으로 사용되는 것이다. 예를들어 고대역폭 메모리 (HBM) 등 최첨단 다적층 구조의 전자 패키지 뿐만아니라 기존의 리드-온-칩 패키지 구조까지 접착제를 이용한 기계적 연결 방식은 반도체 산업 전반에 광범위하게 널리 사용되고 있다^[1-^9]. 그러나, 이러한 접착제는 전자 패키지 구조체 내에서 그 물성이 다른 구성 재료들과 매우 상이하여 여러가지 신뢰성 문제의 원인이 될 수 있다^[9-^19]. 최근 반도체 메모리 용량이 급격히 향상되면서 반도체 회로가 점차 더 미세화되고, 회로를 보호하는 보호막 (패시베이션으로 명명)의 구조적 취약성이 더 심화되고 있다는 점에서 그 문제의 심각성을 더해가고 있다^[6]. 이처럼 접착제로 인한 전자 패키지의 신뢰성 문제는 더욱 심화되고 있지만 이에 대한 깊이 있는 연구는 부족한 편이다. 즉, 접착제와 관련된 신뢰성 문제들은 전자 패키지 제품별로 구분되어 연구되고 있으며, 그 해결책 또한 근본적인 해결 보다는 제품의 특성에 맞는 맞춤형 해결 방식으로 진행되어 왔다^[9]. 이와 같은 이유들로 인해 본 연구에서는 제품의 종류와 관계없이 전자 패키지 내부 접착제의 존재로 인해 발생할 수 있는 신뢰성 문제를 근본적으로 개선할 수 있는 구조적인 해결책을 실험과 이론적 분석을 통해 명쾌하게 제시하고자 한다. 본 연구에서는 보편적으로 널리 사용되는 리드-온-칩 패키지 구조에서 접착제로 인해 발생할 수 있는 회로 손상의 원인을 면밀히 분석하고, 이를 개선할 수 있는 구조적 개선책을 통해 모든 전자 패키지 제품에 공통적으로 적용할 수 있는 방안을 제시하고자 한다. 본 연구를 통해 구조적 복잡성이 점차 심화되고 있는 시스템 반도체 등 첨단 반도체 패키지 제품들의 신뢰성 향상에 기여를 할 수 있을 것으로 기대한다.

2. 실 험

본 연구에서 사용된 시편들은 리드-온-칩 구조를 가진 전자 패키지이며, 실물 사진과 단면의 도식적인 그림이 그림 1에서 보여진다.

그림 1 (a)는 리드 프레임이 칩 표면 회로 위에 떠있는 상태를 보여주는 광학현미경 사진이고, 그림 1 (b)는 해당 단면을 도식적으로 나타낸 그림이다. 실리콘 칩 위에 0.4 um 두께의 구리 회로가 사용되었고, 회로를 보호하는 보호막으로 Si₃N₄가 0.3 um 두께로 도포되었다. 칩은 1000 um × 500 um × 50 um의 규격이 사용되었고, 몸체는 에폭시 레진에 구형 Al₂O₃가 50% 무게비로 함유된 EMC와 구리 재질의 리드 프레임이 적용되었다. 본 연구에서는 접착제의 구조 변화에 따른 신뢰성 평가를 위해 칩 상단에 위치하는 리드 프레임의 접착을 위해 사용되는 접착층을 기존의 가장 보편적으로 사용되는 단층 구조 외에 접착제가 베이스 층의 일부만 채워진 특수 접착 구조를 도입하였다^[20]. 그림 2 (a)는 기존의 단층 접착 구조를 설명하기 위한 그림이고, 그림 2 (b)는 특수 접착 구조를 설명하기 위한 그림이다. 본 실험에서 사용된 패키지의 각 구성재료의 물성에 대한 정보가 Table 1에서 보여진다.

또한, 본 연구에서는 온도 변화 진폭의 유의차에 대한 실험적 분석을 위해 현재 반도체 신뢰성 실험범위인 -55 ^oC에서 125 ^oC 까지의 온도 변화와 -65 ^oC에서 150 ^oC 그리고 -70 ^oC에서 170 ^oC 까지의 온도 변화 사이클 패턴들이 각각 적용되었다. (그림 3) -55 ^oC에서 125 ^oC 까지의 온도 변화 사이클에서는 최대 180 ^oC의 온도 변화 진폭이 발생될 수 있고, -65 ^oC에서 155 ^oC 까지의 온도 변화 사이클에서는 최대 215 ^oC의 온도 변화 진폭이 발생될 수 있다.

그리고 -70 ^oC에서 170 ^oC 까지의 온도 변화 사이클에서는 최대 240 ^oC의 온도 변화 진폭이 발생될 수 있다. 온도 변화 실험은 모든 온도 변화 사이클에 대해 한 사이클당 30분의 주기로 최대 1000회까지 각각의 온도 변화 진폭에 대해 10개씩의 시편들에 대해 진행되었다. 각각의 온도 변화 사이클 동안 회로 (즉, 패시베이션 막)의 손상 여부 확인을 위해 200, 400, 600, 800 그리고 1000회의 온도 변화 사이클까지 차별화적인 온도 변화가 진행된 후 패시베이션 막의 균열 여부를 판단하여 디바이스의 손상 (패시베이션 전체 면적에서 평균 필러 반경 보다 큰 균열의 크기)를 최종 판정하였다. 회로 손상에 대한 확인은 1차적으로 광학 현미경 (Olympus DSX1000)을 이용하여 회로의 보호막인 패시베이션 막의 손상 정도를 확인하였고, 2차적으로는 더욱 정밀한 분석을 위해 해당 시편을 전자 현미경 (SU-3500 SEM)을 이용하여 분석하여 회로의 손상 여부를 최종 판정하였다.

Fig. 1. Lead-on-chip package: a) photograph showing top view and b) schematic drawing showing cross-sectional view.

Fig. 2. Schematic drawing: a) conventional adhesion structure and b) advanced adhesion structure.

Fig. 3. The profiles of three different temperature cyclic tests.

3. 결 과

본 연구에서는 에폭시 몰딩 컴파운드 (EMC)로 조립되는 리드-온-칩 리드 프레임 패키지에서 발생할 수 있는 필러에 의한 회로 손상을 근본적으로 해결하기 위해 리드 프레임의 접착 구조를 근본적으로 변화시켜 실험적으로 그리고 이론적으로 그 효과를 검증하였다. 그림 1에서 보여주는 사진에서 처럼 리드-온-칩 구조에서는 칩 표면 회로 위에 리드 프레임이 위치하며, 그 일부가 접착층에 의해 고정되고 나머지 부분은 상층에 떠 있는 상태에서 EMC를 이용한 몰딩 작업에 의해 조립이 완성된다. 이때, 몰딩 과정에서 칩 표면 회로와 리드 프레임 사이에 예기치 않게 필러가 끼여 들 수 있다^[8]. 이러한 패키지가 온도 변화를 격게 되면 그림 4에서 볼 수 있듯이 상대적으로 연성이 큰 접착층의 과도한 수축으로 인해 칩 표면 회로가 필러에 의한 수직 응력에 의해 회로의 최종 보호막인 패시베이션 막이 기계적으로 손상될 수 있다^[8].

그림 5는 리드-온-칩 리드 프레임 패키지에서 발생할 수 있는 가장 기본적인 필러 관련 신뢰성 문제를 보여주는 사진이다.

이 사진은 그림 3에서 보여준 조건 즉, -65 ^oC에서 150 ^oC까지 온도 변화를 1000 사이클 진행했을 때 칩 표면 회로의 손상을 보여주는 SEM 사진이다. 이 사진에서 볼 수 있듯이 구형 필러로부터 수직 응력에 의해 회로가 기계적으로 손상되었다는 것을 쉽게 추정할 수 있다. 이러한 필러 관련 신뢰성 문제는 리드-온-칩 전자 패키지 구조에서 칩 표면 회로에 폴리이미드 등 보호막을 코팅하거나 EMC 내 필러의 크기를 조절하여 어느 정도는 해결할 수 있다^[9]. 그러나 이러한 해결책들은 플립 칩이나 다 적층 전자 패키지 등 보다 첨단화된 전자 패키지 구조에까지 적용할 수 있는 근본적 해결책은 될 수 없다. 즉, 메모리 반도체 제품의 몸체로 사용되는 EMC는 내부에 세라믹 필러의 크기나 밀도가 제품의 종류에 따라 다른 신뢰성 문제까지 고려하여 결정되어야 하기 때문이다. 예를 들어 플립 칩 제품의 경우에서 언더 필로 사용되는 EMC내 필러의 크기는 작고, 점유 밀도는 높아야 한다. 그 이유는 EMC 자체의 인성을 향상시켜 솔더 볼들의 신뢰성을 향상이 필요하기 때문이다^[21-^24]. 반면, HBM 제품 처럼 다 적층 칩들로 조립되는 전자 패키지 구조에서는 필러의 크기는 크고, 점유 밀도는 낮은 EMC가 더 필요하다. 필러의 농도가 낮아야 적층 칩들 사이의 접착제와 EMC 사이의 열팽창력의 차이를 최소화할 수 있어 메모리 용량 증가로 인해 단차가 커지는 회로에 전단 응력을 줄여 회로의 기계적 손상을 예방할 수 있기 때문이다^[21]. 리드-온-칩 패키지 구조에서도 유사한 문제가 존재할 수 있기 때문에 EMC 내 부 필러의 크기를 변화시키는 것은 점차 더 어려운 난제가 되고 있는 것이 현실이다. 따라서, 기존의 연구 결과 보다 더 근본적인 해결책을 마련하기 위해 본 연구에서는 온도 변화 실험 동안 리드 프레임에 의해 필러에 전달될 수 있는 수직 응력 자체를 최소화하여 필러 존재와 무관하게 필러에 의한 회로 손상을 근본적으로 차단할 수 있는 방법을 연구하였다. 본 연구에서는 여러 전자 패키지 제품들의 문제점을 고려하여 리드-온-칩 구조에서는 필러의 크기가 칩 표면의 손상을 유발할 수 있는 범위임에도 불구하고 회로의 신뢰성을 보장할 수 있는 해결책을 연구하였다.

그림 1에서도 볼 수 있듯이 리드-온-칩 리드 프레임 패키지는 칩 표면 회로에 리드 프레임의 직접적인 접착이 필요하다. 이를 위해 단일 접착층을 이용하여 리드 프레임을 칩 표면에 부착하는 방식이 가장 많이 이용되고 있다. 이처럼 단일 접착층에 의해 칩 표면에 리드 프레임이 고정될 경우 접착제가 없는 부위는 몰딩 과정에서 필러들이 끼어들 수 있다. 그 결과, 제품이 완성된 후 온도 변화를 격게 되면 패키지 구조내에서 가장 연성이 큰 첩착층의 수축이 과도하게 발생할 수 있다. 그 결과, 온도 변화 과정에서 접착제가 없는 리드 프레임과 칩 표면 회로 사이에 예기치 않게 유입된 필러들은 접착제의 수축 과정에서 회로 표면에 수직 성분의 응력을 유발하여 회로를 손상시킬 수 있는 것이다. 따라서, 본 연구에서는 리드 프레임을 회로 표면에 부착할 때 기존의 단일 접착 방식을 특수 접착 방식으로 대체하여 리드 프레임과 회로 표면 사이의 최소 접착력은 유지하면서도 접착층의 자체적 변형은 최소화할 수 있는 방안이 연구되었다. 그림 2와 그림4에서 볼 수 있듯이 본 연구에서 사용된 특수 접착 구조에서는 조립전에는 빈 홀들을 가진 단단한 베이층 상단에서만 접착제가 존재한다. 조립을 위해 온도와 압력이 가해지면 상단 접착제가 단단한 베이층의 빈 홀들을 채우게 된다. 이때, 리드 프레임과 회로 표면 사이의 결합은 단단한 베이스 층의 빈 공간에 스며든 접착제에 의해 유지되는 것이다. 결국, 패키지 조립 후 온도 변화가 발생하여도 단단한 베이층의 홀들에만 존재하는 접착제의 변형은 리드 프레임과 회로 표면 사이에서의 변형과는 무관한 것이다. 즉, EMC 보다 영률(young’s modulus)이 더 큰 베이스 층이 EMC 보다 더 많이 수축 될 수 없기 때문에 만일 리드 프레임과 회로 표면 사이에 필러가 존재하더라도 해당 필러에 의해 칩 표면에 수직 성분의 응력이 발생되는 것을 근본적으로 차단할 수 있는 것이다.

그림 6은 온도 변화폭을 차별화한 조건 (그림 3 참조) 하에서 온도 변화 주기의 함수로 필러에 의해 유발될 수 있는 회로 손상의 누적된 발생 횟수를 기존의 단일층 접착 구조와 특수 접착 구조를 도입한 시편들에 각각 적용하여 비교한 그래프이다. 일차적으로 기존의 단일 접착제를 사용한 패키지들에서는 온도 변화의 폭이 클 때 (즉, 240 ^oC) 필러에 의한 손상이 온도 변화의 폭이 작을 때 (즉, 215 ^oC 혹은 180 ^oC) 보다 더 많이 발생하였다. 이는 필러에 유발될 수 있는 수직 응력 자체가 온도 변화 폭이 커질 때 단일 접착층의 수축이 더 커질 수 있기 때문에 필러의 수직 응력이 더 증가할 수 있음을 증명하는 것이다. 또한, 온도 변화 폭이 240 ^oC 일 때는 필러로 인한 누적 회로 손상이 추가적인 온도 변화 사이클의 횟수에 큰 영향을 받지 않는다는 것도 확인할 수 있었다. 이 결과는 리드 프레임과 회로 표면 사이에 존재하는 필러들의 유무가 온도 변화 사이클의 횟수 보다 더 중요할 수 있다는 것을 반증하는 것이다. 즉, 리드 프레임과 회로 표면 사이에 적절한 위치를 점유한 필러들은 온도 변화 폭이 충분할 경우 초기부터 회로의 손상에 직접적으로 관여할 수 있다는 것을 의미하는 것이기 때문이다. 다시 말해, 온도 변화 폭이 충분히 크고 온도 변화 사이클 수가 많더라도 리드 프레임과 회로 표면 사이에 필러들이 효율적인 위치를 점유하지 못할 경우 필러에 의한 회로 손상이 발생하지 않을 수 있다는 것을 알 수 있다. 다만, 180 ^oC 정도로 온도 변화의 폭이 작은 경우에는 리드 프레임과 회로 사이에 적절한 위치를 점유한 필러들이 존재하여도 해당 필러에 인가되는 수직 응력 자체가 크지 않기 때문에 좀 더 많은 온도 변화 사이클이 필요할 수 있다는 것도 확인할 수 있다. 반면, 그림 7은 온도 변화 폭이 240 ^oC일 경우 필러에 의한 손상을 보여주는 사진이다.

본 사진에서 확인할 수 있듯이 온도 변화폭이 클 경우 수직 응력 자체가 커서 온도 변화 폭이 작을 때 (즉, 그림 5 참조)의 필러에 의한 손상 보다 손상의 범위가 더 깊고 더 넓다는 것을 또한 확인할 수 있다.

그림 6은 또한 특수 접착 구조가 적용된 패키지들의 경우에는 온도 변화 폭의 크기나 온도 변화 사이클 수에 무관하게 필러에 의한 손상 자체가 1000 사이클까지 관찰되지 않는다는 것을 보여주고 있다.

이것은 온도 변화 사이클이 진행되는 동안 리드 프레임과 회로 표면 사이 접착 구조체의 과도한 수축이 발생하지 않으면 위험한 위치를 점유한 필러들에 전가될 수 있는 수직 응력 자체가 충분히 억제될 수 있다는 것을 증명하는 것이다. 결국, 리드-온-칩 패키지에서 필러에 의한 신뢰성 문제는 리드 프레임 접착층의 구조 변화를 통해 근본적으로 해결될 수 있음을 확인할 수 있다.

Fig. 4. Schematic showing the thermal shrinkage of the adhesive during temperature variation.

Fig. 5. Micrographs showing filler-induced pattern damage after 1000 thermal-cycles (from -65 ^oC to 150 ^oC).

Fig. 6. A graph showing the accumulated number of cracks as a function of the magnitude of temperature amplitude (i.e., 180 ^oC, 215 ^oC and 240 ^oC) and the number of thermal cycles.

Fig. 7. A micrograph showing filler-induced damage during temperature variation of 240 ^oC.

4. 고 찰

필러에 의한 회로 손상에 대한 역학적 해석

본 연구에서 필러에 의한 회로의 최종 보호막인 패시베이션 막의 손상은 역학적으로 온도변화 과정에서 접착제와 패키지 몸체 사이의 변형량의 차이로 인해 발생한다고 해석된다. 즉, 온도 변화 사이클 동안 온도가 낮아지는 주기에 패키지 몸체 (즉, EMC) 대비 접착제가 더 많이 수축하게 되면 칩 표면 회로의 최상단에 위치한 패시베이션 막에 필러에 의한 수직 응력이 발생할 수 있다. 이때, Si₃N₄의 재질로 구성되어 취성이 매우 크고 0,3 um 정도의 두께로 대단히 얇은 패시베이션 막은 이러한 수직 응력을 영구변형에 의해 수용할 수 없기 때문에 쉽게 파괴되는 특성을 갖는다^[9]. 역학적으로 이러한 수직 응력으로 인해 발생하는 패시베이션 막의 기계적 손상은 Von Mises Criterion을 이용하여 해석할 수 있다^[25]. 또한, 역학적으로 필러 직경 (20 um) 대비 패시베이션 막의 두께 (0.3 um)가 상대적으로 대단히 얇기 때문에 필러에 의해 패시베이션 막에 가해지는 응력은 plane stress 조건으로 해석될 수 있다^[26]. 역학적으로 필러에 의해 패시베이션 막의 길이 방향으로 작용하는 수직 응력은 필러에 의해 패시베이션 막의 길이 방향과 넓이 방향의 변형률 (strain)의 함수로 다음과 같이 나타낼 수 있다^[26].

(3)

$\sigma_1 = E (\varepsilon_1 + \nu\varepsilon_2) / (1- \nu^2)$

여기서

E = 패시베이션 막의 탄성계수

ε₁ = 패시베이션 막의 종방향 변형률

ε₂ = 패시베이션 막의 횡방향 변형률

ν = 포아송비

유사하게, 필러에 의해 패시베이션 막의 폭 방향으로 발생하는 수직 응력은 패시베이션 막의 길이 방향과 넓이 방향 변형률의 함수로 다음과 같이 역학적으로 표현될 수 있다.

(4)

$\sigma_2 = E (\varepsilon_2 + \nu\varepsilon_1) / (1- \nu^2)$

또한, 필러에 의해 패시베이션 막에 발생하는 strain은 얇은 패시베이션 막의 특성상 plane strain 조건을 적용할 수 있다^[26]. 정사각형 반도체 칩의 경우 온도 변화 과정에서 패시베이션 막의 평면상 strain은 동일 평면상에서는 방향에 따라 그 값의 차이가 발생하지 않는다고 볼 수 있다. 이때, 필러에 의한 수직 응력이 접착제와 패키지 몸체 사이의 열팽창 차이에 의해 발생하기 때문에 필러에 의해 패시베이션 막에 발생하는 strain들은 다음과 같은 관계로 유추될 수 있다^[26].

(5)

$\varepsilon_1 = \varepsilon_2 = (\alpha_{adhesive} - \alpha_{body}) / \alpha_{body}$

여기서

ε_x = 패시베이션 막의 종방향 변형률

ε_y = 패시베이션 막의 횡방향 변형률

α_adhesive = 접착제의 열팽창 계수

α_body = 패키지 몸체의 열팽창 계수

이때, plane stress 조건하에서 필러에 의해 패시베이션 막의 각 단면에 발생하는 수직응력은 원형 필러의 대칭적인 관계를 고려하여 다음처럼 표현할 수 있다.

(6)

$\sigma_1 = \sigma_2 = 1.25E (\alpha_{adhesive} - \alpha_{body}) / \alpha_{body}$

패시베이션 막 자체가 취성이 매우 큰 세라믹 재질이기 때문에 필러에 의한 수직 응력이 가해질때 패시베이션 막은 영구 변형을 거의 못한다고 볼 수 있다. 결국, 필러에 의해 패시베이션 막에 가해지는 응력은 Von Mises Criterion에 의해 다음 처럼 해석될 수 있다.

(7)

$\sigma_o = \{(\sigma_1 - \sigma_2)^2 + (\sigma_2 - \sigma_3)^2 + (\sigma_3 - \sigma_1)^2 + 6 (\tau_{12}^2 + \tau_{23}^2 + \tau_{13}^2)\}^{1/2} \ge \sigma_y$

여기서

σ₁ = 패시베이션 표면에 수직 응력 성분

σ₂ = 패시베이션 길이에 수직 응력 성분

σ₃ = 패시베이션 너비에 수직 응력 성분

τ₁₂ = 패시베이션 표면 전단 응력 성분

τ₁₃ = 패시베이션 길이 단면 전단 응력 성분

τ₂₃ = 패시베이션 너비 단면 전단 응력 성분

σ_y = 패시베이션 막의 항복강도

즉, 패시베이션 막이 손상되기 위해서는 패시베이션 막 자체의 항복 강도 보다 Von Mises stress가 최소한 같거나 커야 한다. 이때, 상기에서 언급된 것처럼 필러에 의해 패시베이션 막에 가해지는 응력이 plane stress 조건임을 감안할 때 다음의 관계가 성립될 수 있다.

(8)

$\sigma_1 \approx \sigma_2, \\ \sigma_3 \approx 0,$

또한, 필러에 의해 패시베이션 막에 발생하는 응력들은 마찰력에는 큰 영향을 받지 않기 ?문에 필러에 의해 패시베이션 막에 발생하는 전단 응력 성분들은 다음 처럼 무시될 수 있다고 가정할 수 있다.

(9)

$\tau_{12} \approx 0, \\ \tau_{23} \approx 0, \\ \tau_{13} \approx 0$

Eq. 6,8,9를 Eq. 7에 대입하여 정리하면 필러에 의해 패시베이션 막에 발생하는 Von Mises stress는 다음의 관계식을 갖게 된다.

(10)

$\sigma_o = \frac{1}{\sqrt{2}} \{ 2 (\sigma_x)^2 \}^{1/2} = 1.25E(\alpha_{adhesive} - \alpha_{body})/\alpha_{body}) \ge \sigma_y$

여기서

σ_f = 패시베이션 막의 항복강도

Eq. 10은 필러에 의해 패시베이션 막에 발생하는 Von Mises stress가 작을수록 패시베이션 막의 손상이 더욱 효율적으로 차단될 수 있으며, 이를 위해 접착제와 패키지 몸체로 사용되는 EMC 사이의 열팽창 차이를 줄이는 것임을 보여주고 있다. 즉, 패시베이션 막의 손상을 예방하기 위해 접착제의 열팽창 능력을 억제할 경우 패시베이션 막에 발생하는 응력 자체를 최소화 할 수 있다는 것을 이론적으로도 입증할 수 있는 것이다. 결론적으로 특수 접착 구조를 만들어 패키지 몸체의 물성과 동일한 베이스 층으로 기존의 단일 접착층을 대체할 경우 필러에 의한 패시베이션 막의 손상을 근본적으로 차단할 수 있다는 것을 실험 뿐만 아니라 이론적으로도 확인할 수 있는 것이다. 본 연구 결과는 HBM 패키지 등 EMC로 조립되는 많은 반도체 조립 제품에 폭 넓게 적용될 수 있다.

Fig. 8. Filler-driven stress variation for two different adhesion structures during thermal-cycling: a) conventional adhesive structure and b) advanced adhesive structure.

Fig. 9. A micrograph showing squeeze-out of the conventional adhesive during temperature variation

5. 결 론

분 연구에서는 리드-온-칩 패키지 구조에서 패키지 몸체에 존재하는 필러에 의해 회로의 보호막인 패시베이션이 여러 온도 변화 과정에서 어떻게 손상될 수 있는지 그리고 어떻게 예방할 수 있는지 실험적, 이론적으로 보여준다. 실험적으로는 -70 ^oC에서 170 ^oC까지의 온도 변화 사이클에서는 사이클 초기부터 필러에 의한 패시베이션 막의 손상이 발생될 수 있음을 알 수 있었다. 반면, -55 ^oC에서 125 ^oC까지의 온도 변화 사이클에서는 패시베이션 막의 손상이 비교적 충분한 사이클이 진행된 후 본격적으로 발생될 수 있음을 알 수 있었다. 그리고 온도 변화의 폭을 25% 줄이는 것보다 접착제의 구조를 변화 시키는 것이 필러에 의한 패시베이션 손상의 예방을 위해 더욱 효율적이라는 것도 확인할 수 있었다. SEM 분석을 통해 기존의 단층 접착층 보다는 접착제가 부분적으로 채워진 새로운 특수층을 사용할 경우 온도 변화 동안 접착제의 수축을 베이스 층이 효율적으로 억제할 수 있어서 필러에 의한 회로의 손상을 효과적으로 차단할 수 있다는 것을 확인할 수 있었다. 이론적으로는 기존의 단층 접착층을 특수층으로 대체할 경우 온도 변화 동안 필러에 의해 패시베이션 층에 발생되는 Von Mises stress를 최소화할 수 있어 패시베이션 막의 신뢰성 문제를 보다 근본적으로 해결할 수 있음도 확인하였다. 본 연구 결과들은 HBM 등 EMC를 사용하는 다른 패키지들에도 적용할 수 있기 때문에 반도체 제품의 품질 향상에 크게 기여할 수 있을 것으로 기대된다.